

JAPANESE PATENT APPLICATION LAID-OPEN NO. 60-161674
(Partial Translation)

4. BRIEF DESCRIPTION OF THE DRAWINGS

Fig. 1 is a sectional view according to the first embodiment of the present invention, and Fig. 2 is a diagram explaining an effect of the present invention.

1..... silicon substrate, 2,3..... source and drain region, 4..... silicon oxide film, 5..... silicon nitride film, 6..... silicon oxide film, 7..... silicon nitride film, and 8..... gate electrode.

① 日本国特許庁(JP)

② 特許出願公開

③ 公開特許公報(A) 昭60-161674

④ Int. Cl.⁴

識別記号

庁内整理番号

⑤ 公開 昭和60年(1985)8月23日

H 01 L 29/78

7514-5F

審査請求 未請求 発明の数 1 (全3頁)

⑥ 発明の名称 半導体記憶装置

⑦ 特 願 昭59-17775

⑧ 出 願 昭59(1984)2月2日

⑨ 発 明 者 佐 藤 和 夫 門真市大字門真1006番地 松下電子工業株式会社内
⑩ 出 願 人 松下電子工業株式会社 門真市大字門真1006番地
⑪ 代 理 人 弁理士 中尾 敏男 外1名

明 細 書

1. 発明の名称

半導体記憶装置

2. 特許請求の範囲

- (1) 金属-絶縁物-酸化シリコン膜-半導体構造の、前記絶縁物の内部に、少なくとも1層の酸化シリコン膜が設けられていることを特徴とする半導体記憶装置。
- (2) 絶縁物が第1の酸化シリコン膜、第2の酸化

の間に形成された酸化シリコン膜であることを特徴とする特許請求の範囲第1項に記載の半導体記憶装置。

3. 発明の詳細な説明

産業上の利用分野

本発明はM I O S (金属-絶縁物-酸化シリコン膜-半導体)型の電界効果トランジスタ構造からなる半導体記憶装置、詳しくは、その絶縁物構造に関するものである。

従来例の構成とその問題点

従来、M I O S型半導体記憶装置の代表的なものとして、トンネリング媒体となりうる薄い酸化シリコン膜上に、他の絶縁物例えば窒化シリコン膜を成長させ、その上に金属電極を形成したM N O S (金属-窒化シリコン膜-酸化シリコン膜-半導体)構造の半導体記憶装置がよく知られている。かかる構造からなる半導体記憶装置は、窒化シリコン膜と酸化シリコン膜の界面、または窒化シリコン膜バルク中に、半導体側からトンネリン

れる電気的な電荷の仕入と、その電荷によるトンジスタのしきい値電圧(V_{th})を変化させ、情報を記憶させるものであり、その記憶保持特性の確保がM N O S型半導体記憶装置の最大の課題であり、また実用上の重要な問題となっている。

一般にM N O S型半導体記憶装置の記憶保持特性は、次のような物性パラメータに影響するものと考えられている。

- (1) 電荷トラップ量
(2) 電荷トラップに捕獲される確率

- (3) 電荷トラップに蓄積された電荷量
- (4) 窒化シリコン膜の電気伝導度
- (5) 酸化シリコン膜-半導体界面、および酸化シリコン膜-窒化シリコン膜界面の影響

MNOS型半導体記憶装置の記憶保持特性の改善を行なうには、上述のパラメータのうち特に、電荷トラップ量ならびに電荷トラップに捕獲される電荷の蓄率を大きくし、さらにゲート絶縁物の電気伝導度の低いほどよいが、電荷トラップ量と窒化シリコン膜の電気伝導度とは比例関係にあり、例えば窒化シリコン膜の電気伝導度を低くすると、電荷トラップ量は小さくなり、大幅な記憶保持特性の改善は、望みがたいのが現状であった。

発明の目的

本発明の目的は、MIOS型電界トランジスタからなる半導体記憶装置における記憶保持特性の大幅な改善をはかることのできる絶縁物構造を提供することにある。

発明の構成

本発明は、MIOS構造のうちのI構成物、す

なわち、その絶縁物の内部に少なくとも1層の酸化シリコン膜が設けられていることを特徴とするものであり、これにより、半導体記憶装置として有効に働く電荷トラップの存在する領域の上部となる位置に、酸化シリコン膜を介在させることにより、電荷トラップに捕獲される効率を高めることができると同時に、蓄積された電荷のゲート電極への放出を防ぐことができ、長時間にわたる記憶保持特性の大幅な改善をはかることができる。

実施例の説明

本発明者の研究によれば、MNOS型半導体記憶装置として有効に働く電荷トラップは、酸化シリコン膜-窒化シリコン膜界面だけでなく、窒化シリコン膜バルク中にも存在し、通常の書き込み消去のパルス($\pm 25V/500A$, $100 msec$ 程度)により蓄積される電荷は、酸化シリコン膜-窒化シリコン膜の界面から約 $100A$ 以内の位置に分布していることを見出した。さらに、蓄積された電荷の保持特性は、書き込み直後の初期の段階では電荷の基板への逆トンネリングが、また

長時間後では、ゲート電極への放出が支配的になることを見出した。

本発明は上記の事実に基づきなされたもので、次に本発明の具体的な実施例を図面を用いて説明する。

第1図は本発明の一実施例であるMNONOS(金属-窒化シリコン膜-酸化シリコン膜-窒化シリコン膜-酸化シリコン膜-半導体)構造の半導体記憶装置の断面構造を示す図である。図にお

イン領域、4はトンネリング媒体となりうる薄い酸化シリコン膜、5は窒化シリコン膜、6は酸化シリコン膜、7は窒化シリコン膜、8はゲート電極である。

第1図において、トンネリング媒体となりうる酸化シリコン膜4は、周知のシリコン基板の酸化により形成した。トンネリング効果を有効に利用するには、酸化シリコン膜4の厚さは $10 \sim 30A$ にする必要がある。

次に酸化シリコン膜4上に、 $NH_3/SiH_4=100$

$750^\circ C$ の条件下の気相成長法により窒化シリコン膜5を形成した。窒化シリコン膜5の厚さは、有効な電荷トラップが存在できるようにするため、少なくとも $100A$ 程度にする必要があり、本実施例では $120A$ とした。

窒化シリコン膜5上に酸化シリコン膜6を形成する方法としては、窒化シリコン膜5を酸化する方法を用い、本実施例では $900^\circ C$ 、水蒸気雰囲気中で約60分酸化し、約 $25A$ の酸化シリコン

は、この酸化シリコン膜6の厚さを $10 \sim 50A$ 程度にする必要がある。

次に酸化シリコン膜6上に、 $NH_3/SiH_4=100$, $750^\circ C$ の条件下の気相成長法により、窒化シリコン膜7を形成した。この窒化シリコン膜7により、半導体記憶装置として必要なゲート絶縁物の全体の膜厚をコントロールする必要があり、本実施例では全体の絶縁物の厚さが $500A$ 程度となるように窒化シリコン膜7の膜厚をコントロールした。

最後に、ゲート電極8として、アルミニウム電

膜を通常の真空蒸着法により $1\mu\text{m}$ 程度被着させ形成した。

発明の効果

以上の如くして得られしMNOS構造の半導体記憶装置の記憶保持特性の一例を第2図に示している。横軸は保持時間、縦軸はしきい値電圧である。書き込み後のしきい値電圧は時間の対数に対して直線的に減少するが、長期間にわたる記憶保持特性を測定すると、第2図に示すように、直線の傾きの異なる点が存在し、比較的初期の段階と、長時間後の場合とではその直線の傾きが異なることが知られている。

本発明の構造による半導体記憶装置の記憶保持特性(直線9)を、従来のMNOS構造の半導体記憶装置のうち最もよい記憶保持特性(直線10)と比較すると、長時間後の記憶保持特性に大幅な改善が見られ、非常に優れた半導体記憶装置を作製することができた。

本実施例では、ゲート絶縁物として酸化シリコン膜を用いた場合について述べたが、ゲート絶縁

物として酸化シリコン膜の代りに、例えば酸化アルミニウム(Al_2O_3)、酸化タンタル(Ta_2O_5)等の高誘電体膜を用いてもよいことはもちろんであり、きかゲート電極としてポリシリコン等の高融点金属を用いてもよいことは言うまでもない。

以上のように、本発明はMIS型電界トランジスタからなる半導体記憶装置において、ゲート絶縁膜の内部に少なくとも1層の酸化シリコン膜を設けた構造により、記憶保持特性の大幅な改善をはかることができ、MIS型半導体記憶装置の高性能化に大きく寄与するものである。


4、図面の簡単な説明

第1図は本発明の一実施例の断面図、第2図は本発明の効果を説明するための特性図である。

1……シリコン基板、2……ソースおよびドレイン領域、3……酸化シリコン膜、4……酸化シリコン膜、5……酸化シリコン膜、6……酸化シリコン膜、7……酸化シリコン膜、8……ゲート電極。

代理人の氏名 弁理士 中 尾 敏 男 ほか1名

第 1 図



第 2 図

